课程目标
 
通过本期培训使学员不但能够精通FPGA/CPLD软硬件设计，精通基于实时通信系统的流水线设计、乒乓操作设计等重要设计方法和技巧，而且能够掌握软件无线电设计精髓，能够独立的利用FPGA开发设计高速数字化无线通信接收机和发射机。
 
>>> 入学要求
 
理工科类大专以上学历;喜欢并有志投身于IT事业;具备一定硬件知识;了解Verilog HDL硬件描述语言
 
>>> 质量保障
 
   ◆  雄厚的师资力量、经典完善的课程体系、提供丰富的课程录象及完善的教学管理确保教学质量。

   ◆  培训结束后免费提供一年的技术支持，充分保证培训后出效果；

◆  本期如有未学懂的内容下期可免费再学；

   ◆  培训合格学员可享受免费推荐就业机会;
 
>>> 实验器材
 
    XC3S 400 开发板
 
>>> 实训项目
 
    设计《基于GMSK调制解调的高速通信收、发信机》
 
>>> 开课情况
 
◆      开课时间: [成都]（第6期）5月31日  [重庆]（第1期）5月25日

◆      上课形式: 晚班+周末班/脱产班   

◆      学　　时: 总计:85学时  报名前十位获赠FPGA(XC3S 400)开发板一块

◆      培训费用（含教材费）（3人以上团体报名可优惠 100元/人）

◆  上课地点：（中嵌教育本部）成都市科华北路47号（川大科技大厦）

◆      外地学员：可协助安排食宿（须提前预定）
 
>>> 联系方式


◆   报名地点：成都市科华北路47号（川大科技大厦）606室